Diskuze: počet operací za sekunud
coells:14.5.2015 20:38
Zjednodušeně řečeno, takové porovnání není možné.
Pokud rozdělím procesory na "staré" a "nové", dostanu jednoznačný řez - Intel CPU 486SX/DX/DX2 a Intel Pentium (I).
Až do doby 486 se rychlost CPU měřila v počtu cyklů za vteřinu, a i když dnešní procesory stále používají stejné značení (např. Intel Core i7 3.2GHz), je dneska tahle hodnota z hlediska výkonu naprosto nevýznamná. Takže pokud například přemýšlíš, které CPU dát do sestavy, tak bys měl číslo před GHz ignorovat.
"Stará" CPU měla pevně dané tabulky, které udávaly, kolik cyklů stojí každá instrukce. Jenže výkon šel neustále nahoru a začalo být jasné, že pokud bychom měli dosáhnout dnešního výkonu na tehdejší architektuře, CPU by se jednoduše roztavilo.
Řešením byla architektura RISC (Reduced instruction set computing), která dokázala řádově zvednout výkon při snížené taktovací frekvenci. Jenže Intel nemohl zahodit celou svoji instrukční sadu, to by z obchodního hlediska byla sebevražda, takže Pentium bylo první CPU, které mělo CISC architekturu (Complex instruction set computing) na RISC jádře.
První Pentia tak měla mnohem nižší taktovací frekvenci než 486, tuším, že to bylo 60MHz, ale stále byla daleko rychlejší. Proč? Trik spočívá v tom, co umí dnešní procesory.
Každá instrukce, kterou má CPU zpracovat, se musí nahrát, dekódovat a provést (zjednodušeně řečeno, reálně tam je mnohem více fází). A když se jedna instrukce provádí, část CPU se nudí, takže mezitím může zpracovávat další instrukce, tomu se říká pipeline. Ta umožňuje zpracování řady instrukcí naráz.
Dalším velice pomalým faktorem je paměť. CPU dnes neumí pracovat s jedním bytem. Místo toho si je schopno nahrávat větší bloky do paměti umístěné přímo v čipu, té se říká L2 a L3 cache, která je řádově rychlejší, než obyčejná RAM. Jenže, co když daný blok paměti není v cache? Pokud instrukce vyvolá výjimku při přístupu do paměti z důvodu cache-miss, bude taková instrukce trvat například 20 cyklů místo 1 cyklu při cache-hit.
Moderní procesory jsou navíc daleko chytřejší, než tušíš. Pokud je řada instrukcí na sobě nezávislá, dokáže je procesor provést současně v rámci jednoho cyklu. Ke všemu dokáže také identifikovat, jestli provedení instrukcí v opačném pořadí nebude rychlejší, a pokud ano, provede je tak, jak to bude nejrychlejší.
Pokud do toho zamícháme SSE a MMX instrukce, dostaneme se ještě dál, protože můžeš udělat řadu teoretických operací v jediném kroku. To samé platí pro vektorová CPU, která jsou schopna zpracovávat stovky nebo tisíce teoretických operací v jediném kroku.
Dodnes platí, že nejhorší instrukce je podmíněný skok. Pokud by podmíněný skok trval 3 cykly, jak píše Patrik (přesněji, Patrik píše "podmínka", ale CPU podmínku nemá, není to vězeň), byli bychom vysmátí. V praxi stojí podmíněný skok 1 cyklus, ale chybně predikovaný podmíněný skok je extrémně drahá záležitost. Predikce podmínek souvisí s CPU pipeline a je to technika, kdy se CPU snaží uhádnout, jestli se skok provede nebo ne. Chybný odhad je jedna z nejpomalejší věcí, která se na CPU může stát, a stojí mnohem více než 3 cykly.
Takže jak z toho ven? Jak už jsem řekl, taktovací frekvence není důležitá, dokonce je i matoucí. Pokud máš 4-jádro na 3GHz, znamená to obvykle, že hlavní jádro je taktované na 3GHz a zbylá 3 jádra mají např. 1.5GHz. Z toho důvodu se u procesorů uvádí teoretický výkon v jednotkách FLOPS (FLoating-point Operations Per Second), což je teoretická hranice výkonu procesoru. Teoretická proto, že v praxi záleží na typu algoritmu a reálný výkon se může drasticky lišit. Občas se dokonce povede teoretickou hranici prolomit.
Závěr? Není možné porovnávat stará a nová CPU.
+20 Zkušeností
+2,50 Kč
Zobrazeno 15 zpráv z 15.